دانشگاه آزاد اسلامی

واحد علوم و تحقیقات

دانشکده فنی و مهندسی، گروه برق

پایان نامه برای دریافت درجه کارشناسی ارشد در رشته برق (M.Sc)

گرایش: الکترونیک

عنوان:

کاهش جریان نشتی در گیت قابل برنامه ریزی میدانی

استاد راهنما:

دکتر مهران ابدالی

استاد مشاور:

دکتر آرش عزیزی مزرعه

برای رعایت حریم خصوصی نام نگارنده پایان نامه درج نمی شود

(در فایل دانلودی نام نویسنده موجود است)

تکه هایی از متن پایان نامه به عنوان نمونه :

(ممکن است هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود ولی در فایل دانلودی همه چیز مرتب و کامل است)

فهرست مطالب:

چکیده ………………………………….1

فصل اول: کلیات تحقیق

1-1- مقدمه………………………………… 3

1-2- بیان مساله………………………………… 6

1-3- اهمیت و ضرورت تحقیق………………………………… 7

1-4- اهداف تحقیق………………………………… 8

فصل دوم: مروری بر ادبیات و پیشینه تحقیق

2-1- معرفی گیت قابل برنامه ریزی میدانی FPGA………………………..

2-2- معرفی حافظه ها شامل SRAM  و DRAM………………………….

2-3- ساختار داخلی سلول حافظه………………………………… 13

2-3-1 سلول حافظه 6 ترانزیستوری پایه……………………………. 13

2-3-2 نوشتن داده در سلول………………………………… 14

2-3-3 نگهداری داده در سلول………………………………… 16

2-3-4 خواندن داده از سلول………………………………… 17

2-4- معرفی حاشیه نویز ایستای خواندن و جریان سلول………………….. 18

2-5- سلول بهبود یافته……………………………….. 20

2-5-1 نوشتن در سلول جدید………………………………… 21

2-5-2 نگهداری داده در سلول جدید………………………………… 24

2-5-3 خواندن داده از سلول جدید………………………………… 26

2-6- بررسی سلول جدید ارائه شده از دیدگاه تاخیر در خواندن و نوشتن………. 26

2-6-1 تأخیر نوشتن در سلول………………………………… 26

2-6-2 تاخیر خواندن داده از سلول………………………………… 30

2-7- بررسی جریان نشتی در سلول حافظه………………………………… 33

2-8- بررسی برخی سلول های ارائه شده ………………………………..35

2-8-1 سلول با نشتی پایین و آگاه به صفر………………………………… 39

2-8-2 سلول SRAM سخت شده نسبت به صفر………………………………… 39

2-9- بررسی سلول بهبودیافته………………………………… 43

2-10- بررسی چالش جریان نشتی…………………………………. 55

فصل سوم: روش اجرای تحقیق

3-1- شبیه سازی سلول 6 ترانزیستوری پایه………………………………… 65

3-2- شبیه سازی سلول پایه در لحظه 2.5 میکروثانیه………………………………… 71

3-3- شبیه سازی سلول بهبود یافته………………………………… 73

3-4- شبیه سازی سلول بهبود یافته در زمان 2.5 میکروثانیه……………………… 78

3-5- شبیه سازی سلول نهایی…………………………………. 80

3-6- شبیه سازی سلول نهایی در لحظه 2.5 میکروثانیه……………………………. 82

فصل چهارم: تجزیه و تحلیل داده ها

4-1- مقایسه و بررسی داده ها و نتایج حاصل از شبیه سازی…………………….87

فصل پنجم: نتیجه گیری و پیشنهادات

5-1- نتیجه گیری…………………………………. 91

5-2- پیشنهادات…………………………………. 92

منابع و ماخذ………………………………… 93

فهرست منابع فارسی…………………………………. 93

فهرست منابع انگلیسی…………………………………. 94

چکیده انگلیسی…………………………………. 96

چکیده:

در تحقیق که پیشرو داریم بر آنیم تا با توجه به نیاز روزافزون به بهره گیری و استفاده از مدارهای الکترونیکی دیجیتال و نیاز به بهینه سازی جهت بهبود عملکرد که شامل مصرف توان کمتر، سرعت بالاتر، اشغال فضای کمتر و عملکرد بهتر می باشد با ایجاد تغییراتی در یکی از قسمت های یک ابزار بسیارکاربردی و مفید در طراحی و پیاده سازی مدارهای دیجیتال یعنی گیت قابل برنامه ریزی میدانی سبب بهبود عملکرد این ابزار شویم. در این تحقیق باتوجه به این نکته که عمده مصرف توان این ابزار در سلول های حافظه صرف می گردد و توجه به این نکته که بخش عمده ساختمان اجزای تشکیل دهنده تراشه شامل بلوک های منطقی قابل پیکربندی که خود شامل سوییچ های مسیریابی و جداول جستجو می باشند که حجم زیادی از این قسمت ها را سلول های حافظه تشکیل می دهند و باتوجه به این نکته که بخش عمده اتلاف توان را جریان نشتی ترانزیستورهای سلول حافظه در زمان بیکاری ایجاد میکنند با کاهش این جریان نشتی سبب کاهش توان مصرفی ایستا در سلول حافظه و در نهایت کل تراشه گیت قابل برنامه ریزی میدانی شویم و با کاهش مصرف توان دراین ابزار سبب بهبود عملکرد آن شویم.

فصل اول: کلیات تحقیق

1-1- مقدمه

کاهش ابعاد مدارات دیجیتال و ترانزیستورها یکی از چالش های امروزه در طراحی و ساخت مدارات مجتمع می باشد که با توجه به نیاز روزافزون به استفاده از مدراهای مجتمع این چالش، کاهش ابعاد همراه با عوامل ناخواسته از قبیل افزایش جریان نشتی در ساختمان و معماری این مدارها می باشد. با توجه به این نکته که یکی از ابزارهای مورد استفاده در ساخت و طراحی سیستم­های دیجیتال گیت قابل برنامه ریزی میدانی می باشد که این ابزار در ساخت و طراحی بسیاری از سیستم ها کاربرد دارد (Lamoureux  and Luk 2008, 338-345). این ابزار دارای اجزای مختلفی می باشد که قابلیت پیکر بندی و برنامه­ریزی را دارا می باشد (Lamoureux  and Luk 2008, 338-345; Naji 2004, 1055-1081).

یکی از توانمندی­های گیت قابل برنامه این است که می توان هر مدار دیجیتالی را توسط این ابزار پیاده سازی کرد. گیت قابل برنامه ریزی میدانی از بلوک های های منطقی قابل پیکربندی “1” تشکیل شده است (Lamoureux  and Luk 2008, 338-345). علاوه بر مورد ذکر شده در قسمت قبل اجزای دیگری نیز درگیت قابل برنامه ریزی میدانی از قبیل واحدهای محاسباتی و رابط های ورودی وخروجی که به شکل بلوک های مجزایی هستند و سوییچ های مسیریابی شکل 1-1 ،”2″ می باشند که کار این ابزار برقراری ارتباط بین بلوک های منطقی می باشد.

ساختار بلوک های منطقی قابل پیکربندی شکل 1-2 شامل جداول صحت”3″ می باشد که در انواع تجاری این ابزار جداول صحت شکل 1-3 معمولا دارای 4 ورودی بوده این جداول صحت قابلیت برنامه ریزی انواع توابع دیجیتال ترکیبی 4 ورودی را دارا می باشند (Ebrahimi et al 2011, 12–20).

یکی از قسمت های اصلی در جداول صحت سلول های حافظه “4”می باشند که جداول درستی توابع دیجیال را نگهداری می کنند بر اساس محتویات سلول های حافظه و انتخاب سلول های مورد نظر که به ورودی یک مالتی پلکسر اعمال می گردند یک بردار به ورودی تابع دیجیتال اعمال می گردد که این بردار شامل مقادیر جدول صحت می باشد.

بخش دیگری که از سلول­های حافظه در معماری بلوک های منطقی قابل پیکربندی استفاده می کند   سوییچ­های مسیریابی که ارتباط بین بلوک ها را میسر می سازند.

در شکل بالا سلول­های حافظه مشخص کننده ورودی های انتخاب شده­ای هستند که مسیر ورودی و خروجی و ارتباط بین بلوک های مورد نظر را مشخص می کنند. یکی از خواص ابزار گیت قابل برنامه ریزی میدانی وجود قطعات و حافظه ها به صورت جاسازی شده می باشد که این امکان را به می دهد که پیاده­سازی ذخیره داده وهر گونه پردازشی را داشته باشیم .با توجه به نوع حافظه­های استفاده شده در گیت قابل برنامه ریزی میدانی قابلیت باز پیکربندی سلول­های حافظه و اعمال توابع جدید وجود دارد (Ebrahimi et al 2011, 12–20). با توجه به ساختارذکر شده برای گیت قابل برنامه ریزی میدانی اهمیت سلول های حافظه در این ابزار به شکل چشم گیری مشخص است. توان مصرف شده در گیت قابل برنامه ریزی میدانی یکی از عوامل تاثیر گذار در این ابزار است که ناشی از جریان نشتی در ترانزیستور های پیکربندی می باشد که تعداد ترانزیستورها تشکیل دهنده عامل این مهم می باشد. در نتیجه عامل اصلی و مهم در مصرف توان گیت قابل برنامه ریزی میدانی جریان نشتی ترانزیستور ها می باشد (عزیزی مزرعه و همکاران 1387، 12). با توجه به این نکته که سلول های حافظه بخش زیادی از ساختار گیت قابل برنامه ریزی میدانی را شامل می شوند کاهش جریان نشتی در این بخش تاثییر زیادی در کاهش توان مصرفی کلی را دارد(عزیزی مزرعه و همکاران 1387، 13). در حالت کلی سلول های حافظه دارای یک ساختار پایه  می­باشند که این ساختار دارای 6 ترانزیستور در حالت پایه می باشد شکل 1-5 که در این سلول عملیات خواندن نوشتن و ذخیره سازی داده های دودویی جهت برنامه ریزی تراشه گیت قابل برنامه ریزی میدانی انجام می­گیرد. این سلول درحالت پایه دارای 6 ترانزیستور می باشد که شامل دو معکوس کننده با 4 ترانزیستور که وظیفه نگهداری داده را دارا می باشندو دو ترانزیستور دستیابی که وظیفه انتقال داده از خطوط داده به داخل سلول در هنگام خواندن­یا نوشتن­داده را دارا می­باشند(Azizi Mazreah et al 2012, 10).

معماری های مختلفی برای سلول های حافظه در تراشه های گیت قابل برنامه ریزی میدانی ارائه شده که باتوجه به عوامل مختلف این معماری ها ایجاد شده اند برخی برای کاهش جریان نشتی برخی برای کاهش نرخ خطای نرم برخی برای افزایش سرعت خواندن ونوشتن در سلول ارائه شده اند، به عنوان مثال دو سلول برای بهبود سرعت خواندن و نوشتن سلول ارائه شده اند که هر یک از 7 و 8 ترانزیستور استفاده  می­کنند (Asadi 2005, 149–160).

اما این سلول­های دارای سربار مساحتی زیادی در حدود 30 % برای سلول 8 ترانزیستوری و 13 % برای سلول 7 ترانزیستوری می باشند (Anderson et al 2006, 423-437) هدف این پایان نامه تمرکز برروی کاهش توان مصرفی کلی تراشه از طریق کم کردن جریان نشتی در سلول­های حافظه می­باشد.

2-1- بیان مسأله

یکی از نکات مهم در ارتباط با تراشه­های گیت قابل برنامه ریزی میدانی مصرف توان درحالت بیکاری   می­باشد با توجه به این نکته که مصرف توان کمتر در بسیاری از طراحی­ها از قبیل ادوات قابل حمل که از باتری­های قابل شارژ استفاده می کنند مصرف توان کمتر سبب طول عمر بیشتر باتری شده و این یک پدیده مطلوب برای این ابزارها می باشد کم شدن مصرف توان یک چالش اساسی و مهم بوده که با توجه به معماری خاص گیت قابل برنامه ریزی میدانی سلول حافظه عمده ترین مصرف کننده توان در این ابزار   می­باشد. هر گیت قابل برنامه­ریزی میدانی دارای بلوک های منطقی قابل پیکر بندی و شبکه­ای از سوییچ­های مسیریابی می باشد و هر بلوک منطقی قابل پیکر بندی دارای دسته ازجداول صحت می باشد و هر جدول صحت دارای دسته­ای از سلول­های حافظه و یک مالتی پلکسر می­باشد (Azizi Mazreah et al 2012, 10). بنابراین قسمت عمده­ای از ساختمان ومعماری گیت قابل برنامه ریزی میدانی را شامل می­گردد در نتیجه کاهش مصرف توان در این بخش تاثییر عمده­ای در کاهش مصرف توان کلی تراشه دارد. با توجه به این نکته  که در اکثر طراحی های انجام شده برای گیت قابل برنامه­ریزی میدانی مشاهدع شده که رشته بیتی که به سلول های حافظه اعمال می­گردد شامل 78% صفر در طراحی های مختلف می باشند. دلیل اصلی این رویداد نیز تعداد زیاد سلول­های حافظه­ای هستند که با توجه به بیت های مسیریابی بلا استفاده می­مانند (Azizi Mazreah et al 2012, 10). به دلیل وجود  تعداد زیاد سلول­های استفاده نشده­ای که در حالت ایده آل می­باشند و با توجه به این نکته که سلول­ها در حالت ایده آل دارای جریان نشتی می­باشند که ناشی از بایاس ترانزیستورها می­باشد بخش زیادی از توان مصرفی تراشه در این بخش و به صورت ناخواسته مصرف می گردد که مطلوب ما نیست. هدف این پایان نامه ارائه معماری جدیدی برای سلول­های حافظه برای کاهش جریان نشتی با توجه به ساختارهای ارائه شده برای سلول­های حافظه که هریک هدفی راجهت بهبود عملکرد حافظه و در نتیجه بهبود عملکرد کلی تراشه گیت قابل برنامه ریزی میدانی را دنبال می­کنند می­باشد.

برای دانلود پایان نامه اینجا را کلیک کنید.

لینک بالا اشتباه است

برای دانلود متن کامل اینجا کلیک کنید

       

:: بازدید از این مطلب : 666